アナログ回路の課題を解決する
微細化プロセス技術

　NECエレクトロニクスは2009年6月15日、これまで困難とされていたA／D変換器などのアナログ回路におけるプロセスの微細化と、アナログ信号の高い処理精度を両立させる新しい回路アーキテクチャを開発したと発表した。

　近年、テレビや携帯電話を始めとする身の回りの機器がデジタル化される中で、より多くの半導体が組み込まれるようになった。そうした中で、デジタル／アナログ回路はより低コスト、低電力、高信頼という要望に応えるため、プロセスの微細化や高処理化が求められている。

　デジタル回路はムーアの法則により微細化が進展。一方で、アナログ回路は微細化が難しく、両回路を混在したチップではアナログ回路の占める割合が増え、トランジスタなど素子間でのバラツキやチップ全体でのコスト高が課題とされていた。

画像1 バラツキの影響 デジタルは、1と0のみを扱うため、例えば電源電圧1VのLSIを考えたとき、1Vと0Vの関係のみを設計すれば良い。それに対しアナログは、回路を流れる信号波形をそのまま処理するため、中間値も計算する。例えば1Vの信号振幅の中を6ビット分解能のA／D変換器だと、2^6＝64で分解。つまり16mVずつステップを踏んで区別するため、より高精度な値での区別が必要になる。結果として、アナログとデジタルでは、微細化したときに（ある寸法に対しての）素子のバラツキが大きくなってしまう		画像2 アナログ技術の課題 音声や映像などのインターフェイスにはアナログ処理が必要不可欠であり、かつ高性能な機器をどこでも手軽に利用できるよう、機器の小型化・低消費電力化のニーズも高まっている

　同社では、今回開発したアーキテクチャを分解能6ビットのA／D変換器に適応したところ、最大変換速度2.7Gサンプル／秒、消費電力50mWを90nmのCMOSで実現。従来の同社アーキテクチャと比較して、2倍の高速動作だったという（性能指数というA／D変換器をあらわす性能指数で、1変換当たりのエネルギーが0.47pJと、従来比2倍向上した）。

　使用したA／D変換器は、同じA／D変換器をチップ内に1個追加し、それを並列動作させた処理結果を平均化する回路を1チップに内蔵。またチップ内で複数用意される基準信号を切り替え、平均化処理を繰り返すデジタル平滑化処理を組み込むことにより、高性能と低消費電力を同時に実現したという。

　さらに、温度変化による特性変化に対応するため、従来は一定間隔でA／D変換処理を停止し、別途用意した高精度信号源で補正処理を行っていたが、今回開発したLSIでは、同じ信号を2並列のA／D変換器で処理した結果を平均化する、LSI内部での完結処理（独自の補正アルゴリズムを採用）を行っていることから、補正機能のオンチップ化を実現している。

画像3 新補正方式		画像4 新補正方式のアルゴリズム

　従来の補正方式は、高精度な信号源からA／D変換器に入力し、そこで実際に与えられた信号に応じてA／D変換器がどういう信号を出すべきかを判定しながら、中の回路を補正するというものだった。しかしその方式では、補正のための信号源が別途必要になり、また補正のための信号源を加えている間は、外からアナログの入力信号を加えることができないため、A／D変換器を止めなければならなかった。よって、温度が向上し、A／D変換器の特性がずれた場合に、一度止めてからでないと補正できないという、完結動作的な使い方しかできなかった。

　それに対し、今回発表した新しい補正方式では、従来よりも小型のA／D変換器を2個使用し、その2つの出力を平均することで違いをフィードバックするようなループを設置。平均化をかけ、その後A／D変換モデルの内部を一部再分化するというバックグラウンドでの処理（リファレンスを切り替えるようなデジタルでの平滑化処理）を行っている。

画像5 バックグラウンド補正の効果 温度や電圧を変えた場合、左が温度、右が電圧、まったく補正をかけないと、Before Calibration（赤の補正）になるが、補正をかけ続けると、Background Calibrated（青の補正）になる		画像6 開発したA／D変換器の位置付け 同社では40nm、28nmといけば、さらに改善できるとしている

　なお、NECグループでは今回の成果を、2009年6月15〜18日までリーガロイヤルホテル京都（京都市） で開催されている学会「2009 Symposium on VLSI Circuits」で6月18日に発表する。

（＠IT MONOist編集部　上口翔子）