アルテラ、28nm FPGAに向けた最先端技術を発表

　アルテラは2010年2月1日（米国時間）、開発中の28nm FPGA製品で使用される新技術「Embedded HardCopy Blocks」「パーシャル・リコンフィギュレーション（部分再構成）」「28Gbps エンベデッド・トランシーバ」について発表。同社は、これら新技術を、次世代FPGAの集積度とI/O性能を大幅に向上させ、ASICやASSPに対する競争優位性をより一層高めるものと位置付けている。

　現在、スマートフォンやクラウド・コンピューティング、さまざまな動画関連アプリケーションの成長により、バンド幅の要求が増加。インフラストラクチャやエンドユーザー機器の開発者は、コストと消費電力の要件を満たし、かつシステム帯域幅を迅速に高めなければならないという課題に直面しているという。こうした課題に対し、同社は「ムーアの法則に頼るだけでは、こうした課題すべてに対応するFPGAを作ることはできない」とし、次世代製品ポートフォリオにおいて、バンド幅増加の要求を満たし、コストと消費電力を削減させる方法を導入する方針を固めたとしている。

　Embedded HardCopy Blocksは、カスタマイズ可能なハードIP（Intellectual Property）ブロックで、同社独自のHardCopy ASICの機能を活用した新技術。インターフェイス・プロトコルや特定アプリケーション向けファンクション、独自カスタムIPなど、標準ファンクションまたはロジック比率の高いファンクションの実装に使用できるという。また、同IPブロックにより、コストと消費電力を削減しながら、デザインの早期市場投入が可能になるとしている。

図1　Embedded HardCopy Blocksを備えるFPGAのフロアプラン

　パーシャル・リコンフィギュレーション機能は、FPGAの他領域を動作させたまま、一部分だけを再コンフィギュレーションすることが可能な技術。サービスを停止させることなくファンクションを更新・調整できることから、高い稼働率が要求されるシステムにおいて非常に重要な機能だとしている。消費電力とコストを削減し、また同時に動作しないFPGAファンクションを、FPGA上に搭載する代わりに外部メモリに保存し、必要に応じて読み込むことができるため、ロジック集積度の効率を高めることが可能だという。その結果、FPGAワンチップに複数のアプリケーションを実装できるようになり、「FPGAサイズの削減」「ボード占有面積の節約」「消費電力の削減」に貢献できるとのこと。

　従来のパーシャル・リコンフィギュレーション・ソリューションは、複雑なFPGAアーキテクチャの詳細をすべて把握する必要があり、時間の掛かる作業だったという。同社は、Quartus II開発ソフトウェアの実証済み「インクリメンタル・コンパイル」のデザイン・フローに対して、追加機能を開発することで、パーシャル・リコンフィギュレーション・プロセスを簡素化。

　また、28Gbps エンベデッド・トランシーバにより、デザインの機能を維持しつつ、外部コンポーネント、I/O数、消費電力、コストを削減できるという。400Gシステムなどの次世代デザインを、コストの高い外部コンポーネントを追加することなく、ワンチップ上に実装することも可能。

　同社は、40nm デバイスで実現する同じアプリケーションを、今回発表の独自新技術による28nm FPGAで設計すると、回路面積、消費電力、トランシーバ数を大幅に削減できるとしている。

図2　回路面積、消費電力、必要とするトランシーバ数の比較

（＠IT MONOist編集部　八木沢篤）