バンド幅の限界を打ち破る
28nm FPGA「Stratix V」

　2010年4月20日、アルテラは同年2月に発表した次世代FPGAの技術構想「28nm世代のテクノロジとイノベーション」に基づく、28nm FPGA「Stratix V」ファミリを新たに発表した。

　同ファミリは、TSMCの28nm High-Performance（HP）プロセスで製造され、最大28Gbpsトランシーバ×4チャネル、最大12.5Gbpsトランシーバ×66チャネル（1.6Tbpsのバンド幅）、1600Mbps DDR3インターフェイスとPCI Express Gen3のハードIPによる標準サポート。最大1000万ゲート超えのユーザーロジック容量に加え、53Mbitsの内蔵RAMと最大1840GMACs、または1000GFLOPs（18×18換算）の演算性能を持つ専用DSPブロックなどを内蔵している。

画像1　システム・パフォーマンスと効率の増強		画像2　DSPブロック
画像3　Embedded HardCopy Block		画像4　ハードIPの実装
画像5　28Gbpsトランシーバ
※画像をクリックすると拡大表示します

　同ファミリのターゲットは、ワイヤレス／ワイヤレス・コミュニケーション、軍用、放送、コンピュータ＆ストレージ、テスト、医療分野など。以下に示す4つの製品バリエーションで構成され、幅広いアプリケーションに対応するという。

画像6　「Stratix V」デバイス・ファミリ

　設置面積、コスト、消費電力は要求範囲内のままで、バンド幅の向上が求められる市場ニーズに対し、「最高水準の性能、集積度、インテグレーションを提供するため、Stratix Vでは、コアからI/Oまであらゆる面で改良を行った」とアルテラ プロダクト＆コーポレート・マーケティング担当 バイスプレジデントのビンス・フー氏はいう。

＞＞微細化を超える革新が見えたアルテラ28nm FPGA

　同ファミリのサンプル出荷は、2011年第1四半期から開始される予定。また、同ファミリをサポートした開発ソフトウェア「Quartus II」は、2010年第2四半期に先行サポートを開始する計画だという。

（＠IT MONOist編集部　八木沢篤）