激動の2011年を振り返り、FPGA業界の“新時代”を占う：FPGA Watch（8）（1/2 ページ）

　前回の記事から半年近くの時間があっという間に経過してしまいました。あらためて振り返ってみると、この1年でFPGAにまつわる新しい動きがこれまで以上に大きくなってきたことを強く実感します。

　今回は、昨年（2011年）1年間を振り返りながら、FPGA業界の“次の1年”を考えてみたいと思います。

2011年のFPGAにまつわる主な出来事

　はじめに、FPGAに関する2011年の出来事を年表風にまとめてみました（表1）。

　表1は、アルテラとザイリンクスが発表したプレスリリースから、最新の28nmプロセスを用いたFPGAデバイスと、それに直接関連したIPやソリューションの発表、およびFPGAに統合されるプロセッサの話題にフォーカスし、まとめたものです。絞り込んだ内容となっておりますが、ご覧の通り、かなり多くの新しい製品や技術が発表されたことがお分かり頂けるかと思います。さらに追加として、NECから発表されたC言語ベース開発環境「CyberWorkBench」のFPGA専用版のリリースも取り上げました。

　以降、この年表（表1）に記載したニュースを踏まえ、話を進めていきたいと思います。

28nmプロセスFPGAの出荷

　前回の記事でも述べたように、2000年以降のロジック半導体の製造プロセス技術をけん引しているチップメーカーは、製品（商用）レベルでは数社に絞られます。その中で、FPGAはとても重要な位置付けを担います。特にアルテラとザイリンクスの2社は飛び抜けており、最新の製造プロセスによる製品開発で切磋琢磨しています。

　両社とも28nm技術で3種類の製品ファミリの展開を2010年に発表。2011年には両社ともに上位・中位の2種類の製品ファミリからデバイスの出荷を開始しました。これらの製品群は、最先端の通信や放送インフラ系、コンテンツ製作や表示装置の開発に大変重要な役割を担うものです。

　今年、2012年には残る1種類の製品ファミリとして、最小のコストと消費電力を実現するFPGA製品の出荷が開始されるでしょう。それにより、各種の産業機器や私たちの生活に身近な装置の開発にも寄与することでしょう。

機能、性能、消費電力への挑戦（1）：FPGAデバイス内のアプローチ

　FPGAはいち早く最先端の製造プロセスを使い、かつ他のロジック系デバイスよりも1〜3世代ほど先行した技術を採用することにより、集積度（機能）、性能、消費電力、コストの弱点を補っています。そして、これら要求は年々増すばかりです。製造プロセスの微細化だけではもはや実現が困難とされるこのような市場ニーズに対し、各FPGAベンダーがそれぞれのアプローチで製品を展開しています。

　アルテラの場合は、28nmのハイエンドFPGAファミリ「Stratix V」に、Embedded HardCopy Block（以下、EHB）を搭載しています。このEHBは、ASIC技術の1つであるGate Arrayのような考え方で、メタル配線のカスタマイズを可能にした集積度の高いロジックを敷き詰めたブロックを、FPGAチップ内にあらかじめ配置して製造するものです。これにより、同面積の単一チップで、高集積化と低消費電力化を実現することができます（図1）。

図1　Embedded HardCopy Blockのイメージ

　一方のザイリンクスでは、28nmのハイエンドFPGAファミリ「Virtex-7」に、スタックドシリコンインターコネクト（SSIT：Stacked Silicon Interconnect Technology）を採用しました。これはマルチチップモジュール（複数のチップを基板に実装・接続してモジュール化したもの）やSIP（System In Package）と呼ばれるものに近いイメージのものです。SSITは、シリコンの基板にチップ（スライス）を実装し、各チップのI/O回路を経由することなく、シリコン基板に形成する貫通ビアを通じてチップ間の接続を実現します。これにより、接続性の制限を小さくし、性能（レイテンシ）と消費電力のペナルティを小さくするそうです。アルテラのEHBによるアプローチに比べてスケーラビリティがあり、より大規模なデバイスを供給する可能性がありそうです。

　アルテラのアプローチはシングル（モノリシック）チップであり、設計ツールやユーザーの設計手法は従来通りに考えることができますが、ザイリンクスのアプローチは複数ダイにまたがる設計になるため、設計手法や検証について特別な考慮や検討が必要になるかもしれません。

ハイエンドARMプロセッサ搭載FPGA

　28nmプロセスによるFPGAの製品展開において、さらに新しいものが加わりました。それは、ハイエンドのプロセッサコアをハードブロック化してFPGAとインテグレーションしたデバイスです。

　ザイリンクスとアルテラがそれぞれ、ARM社のアプリケ―ションプロセッサ「Cortex-A9 MPCore」とFPGAとを統合するデバイスを発表しました。

　ザイリンクスは、これをExtensible Processing Platform（以下、EPP）と名付け、「Zynq」という新たな製品ファミリを追加しました。一方のアルテラは、ミッドレンジFPGAの「Arria V」と低コストFPGAの「Cyclone V」に、SoCと呼ぶ品種を拡充する形でラインアップに加えました。アルテラではこれを総称して「SoC FPGA」と呼んでいます（図2）。

図2　アルテラのSoC FPGAのイメージ

　さらに、アルテラからは「Virtual Target」というソフトウェア開発のための仮想プラットフォーム上でLinuxブートや仮想I/OのUSBやイーサネット接続のデモが紹介されました（図3）。また、ザイリンクスからは、一部のユーザーに向けた初期デバイスの出荷やLinuxブートのデモが発表されました。一般のユーザーに向けた製品出荷は2012年後半とアナウンスされています。

図3　SoCのソフトウェア開発：仮想プロトタイピング

　ソフトウェアとハードウェアの両方をプログラマブルにすること、そして、その両方がワンチップ化されることによる新たなアプリケーション開発と市場創出が期待されています。