ニュース
» 2012年10月29日 15時27分 UPDATE

車載半導体:2017年にミリ波レーダーはもっと安くなる? 富士通研がCMOSパワーアンプを開発

富士通研究所は、シリコンベースの半導体の製造に用いるCMOS技術でミリ波レーダーのパワーアンプを実現できる技術を開発した。ミリ波レーダーを使った自動車の予防安全システムの低価格化をさらに進展させられる可能性がある。2017年以降に量産車両への採用を目指す。

[朴尚洙,MONOist]
CMOSパワーアンプモジュールに適用した再配線技術

 従来、自動車の予防安全システムなどに利用されているミリ波レーダーの高出力増幅器(パワーアンプ)には、高周波デバイスとして知られるガリウムヒ素(GaAs)系の化合物半導体が用いられていた。最近では、このGaAs系化合物半導体よりも安価に製造できるシリコンゲルマニウム(SiGe)ベースの半導体が採用されており、ミリ波レーダーの低価格化に貢献している(関連記事)。

 しかし、SiGeベースの半導体よりも微細化が容易で量産規模も拡大しやすい、一般的なシリコン(Si)ベースの半導体技術を利用できれば、ミリ波レーダーのさらなる小型化とコスト削減が可能になる。

 富士通研究所は2012年10月29日、Siベースの半導体技術によってミリ波レーダーのパワーアンプを実現するための新たな技術を開発したと発表した。2017年以降に、自動車への量産採用を目指す。

 同社は2008年2月に、Siベースの半導体に用いるCMOS技術(90nmプロセス)で製造したパワーアンプを発表している。今回発表したのは、このCMOS技術で製造したパワーアンプを高出力化するためのパッケージング技術だ。

再配線技術を使ってパッケージング

 パワーアンプの高出力化では、複数個のパワーアンプを並列に配置して、その出力を合成する手法が知られている。CMOS技術でパワーアンプを製造できるのであれば、複数のパワーアンプ回路を1個のシリコンダイに集積すれば高出力化が達成できるはずだ。しかし、シリコンダイに集積すると、その配線層の薄さに由来する配線抵抗の大きさによって、パワーアンプ回路から出力する電力が出力部に到達するまでに約30%も減衰してしまうという問題があった。

 一方、プリント基板上で出力合成回路を形成する場合、パワーアンプチップとプリント基板をつなぐ配線の加工や、ミリ波帯の高周波信号の伝達が難しい上に、パワーアンプを含めたミリ波レーダーモジュール全体のサイズが大きくなってしまう。

パワーアンプの出力合成回路 パワーアンプの出力合成回路。左の図は、1個のシリコンダイに集積する場合で、配線抵抗の大きさにより、合成時の出力の減衰も大きくなる。右の図は、プリント基板上で合成する場合で、配線の加工や信号伝達が難しく、サイズも大きくなってしまう。 出典:富士通

 そこで富士通研究所が採用したのが、再配線技術によってパワーアンプチップを並列化する手法である。再配線技術とは、半導体のパッケージング技術の1つで、半導体チップをモールド樹脂によりウェーハ状に再構築してから、CMOS技術の配線工程を適用して半導体チップ間の端子パターンを接続する。CMOS技術を使えるので、半導体チップ間の配線の微細加工が容易だ。さらに、半導体チップの他にチップコンデンサのような受動デバイスなども1個のパッケージの中に搭載できる。

再配線技術の概要 再配線技術の概要。左の図は、モールド樹脂を使って各種デバイスをウェーハ状に再構築する際のイメージである。右の図は、再配線技術を使ったパッケージの断面図。 出典:富士通

 携帯電話機向けICのパッケージングに用いられている再配線技術では、配線層の層数は1層にとどまっていた。これに対して同社は、ミリ波帯の高周波信号が伝達できるように、複数の配線層を用いる多層再配線技術を開発。1個のシリコンダイにパワーアンプを集積する際に問題になっていた、配線層の薄さによる配線抵抗の大きさについては、5倍以上の厚みで配線層を形成できるようにして対応した。この他、多層再配線層に用いる絶縁膜や配線の幅を最適化するなどして、パワーアンプチップから出力する信号の減衰率を約10%に抑えたという。

再配線技術の実際 左の写真は、富士通研究所の再配線技術を適用してウェーハ状に構築したパワーアンプモジュール。右の写真は、パワーアンプモジュールのパッケージの断面である。パワーアンプチップの最上層の配線の厚みは1μmであるのに対して、その上の多層再配線層は、配線の厚みが5μm、配線間の厚みが9μmとなっている。 出典:富士通
試作したパワーアンプモジュールのX線写真 試作したパワーアンプモジュールのX線写真。青色の破線で示した部分が、再配線技術で形成したパワーアンプチップ出力の分配・合成回路である。 出典:富士通

 この技術を使って、出力電力が9mWの77GHz帯パワーアンプチップを4個並列に配置したパワーアンプモジュールを試作した。パワーアンプモジュールの出力電力は32mWで、合成効率は約88.9%となっている。減衰率は11.1%である。

 なお、技術の詳細については、2012年10月28日(欧州時間)からオランダで開催される国際会議「EuMC 2012(European Microwave Conference 2012)」で発表する予定だ。

Copyright© 2017 ITmedia, Inc. All Rights Reserved.