Intelの14nmプロセスとARM「Cortex-A53」を採用、Alteraの「Stratix 10 SoC」ビジネスニュース 企業動向

Alteraは、次世代SoC FPGA「Stratix 10 SoC」のCPUコアに、最大4コアの64ビットプロセッサ「ARM Cortex-A53」を採用する。Stratix 10 SoCはIntelの14nmトライゲートプロセスで製造されるため、ARM Cortex-A53は従来のデュアルコアプロセッサ「ARM Cortex-A9」に比べて、少なくとも6倍のデータ処理能力が得られるという。

» 2013年10月30日 00時00分 公開
[馬本隆綱,EE Times Japan]
Alteraの「Stratix 10 SoC」のパッケージ外観

 Alteraは2013年10月29日(米国時間)、次世代SoC(System on Chip) FPGA「Stratix 10 SoC」のCPUコアに、最大4コアの64ビットプロセッサ「ARM Cortex-A53」を採用すると発表した。Stratix 10 SoCは、Intelの14nmトライゲートプロセスで製造されるため、ARM Cortex-A53は従来のデュアルコアプロセッサ「ARM Cortex-A9」に比べて、少なくとも6倍のデータ処理能力が得られるという。Stratix 10 SoCは2014年10月以降にテープアウトされる予定である。

Alteraの「Stratix 10 SoC」のパッケージ外観

 同社は、2013年6月に「Generation 10 FPGA&SoC」の概要を発表した。Intelの14nmトライゲートプロセスで製造されるハイエンド製品の「Stratix 10」と、TSMCの20nmプロセスを用いて製造されるミッドレンジ製品「Arria 10」である。その時点では、「Arria 10 SoC」は動作周波数が1.5GHzのデュアルコアプロセッサ「ARM Cortex-A9」を採用すると発表していたが、Stratix 10 SoCに搭載するプロセッサコアについては、これまで明らかにしていなかった。

Altera製SoC FPGAの製品ロードマップ (クリックで拡大) 出典:Altera

 ARM Cortex-A53は、64ビット命令を含むARM v8命令セットアーキテクチャをベースとしたプロセッサコアで、同じ64ビットコアの「ARM Cortex-A57」に比べて小型・省電力コアというのが特長だ。Intelの14nmトライゲート技術と組み合わせることで、従来のARM Cortex-A9を搭載したSoC FPGAに比べて少なくとも6倍のデータ処理能力を実現できるという。また、32ビットモードでの動作も可能で、ARM Cortex-A9を搭載したSoC FPGAとのソフトウェア互換性もある。ただ、今回はARM Cortex-A53コアの動作周波数や、CPUコアとメモリコア間あるいはIPコアと接続するオンチップバス規格など、チップの詳細については明らかにしなかった。

 Stratix 10 SoCは、ロジック部の動作周波数を1GHz以上にすることが可能となり、28nmプロセスで製造されるStratix Vに比べて2倍の性能となる。また、DSPブロックには、ハードウェア化された浮動小数点DSPを実装することで、最大10テラFLOPSの演算性能を実現することが可能である。

Stratix 10 SoCの主な特長 (クリックで拡大) 出典:Altera
Alteraでエンベデッドプロセッシングマーケティング担当のシニアディレクタを務めるChris Balough氏

 Alteraでエンベデッドプロセッシングマーケティング担当のシニアディレクタを務めるChris Balough氏は、ARM Cortex-A53を選択した理由について、「ロジック部やDSP部の性能を考慮し、ヘテロジニアスコンピューティングを実現するための最適なCPUコアを選んだ。これによって『高い演算性能』と『低い電力消費』という2つの目標を達成できた」と話す。さらに、「ARM Cortex-A53は汎用性があり、今後はミッドレンジのSoC FPGAのCPUコアにも利用できる」と述べた。

 Balough氏は、Stratix 10 SoCのシステム応用について、3つの事例を挙げた。「データセンターアクセラレーション」、「ネットワーキングとデータ伝送」および「レーダー」である。いずれも、システムのコントロールプレーンに実装されているホストプロセッサの演算負荷が増大する中で、その負荷をStratix 10 SoCが実装されたラインカードなどに分配することができる。これによって、設備の投資費用や電力消費を抑えつつ、システムの処理能力を向上させることが可能となる。

Stratix 10 SoCを応用した3つの事例とその処理分担の例 (クリックで拡大) 出典:Altera

 Alteraは、SoC FPGAのソフトウェア開発環境も用意している。並列処理を行うヘテロジニアスコンピューティングシステム向けのプログラミングツールとして「OpenCL向けソフトウェア開発キット(SDK)」がある。FPGA用に最適化されたツールでOpenCLソフトウェアからハードウェアを生成することができる。また、「ARM DS-5 Altera Editionツールキット」を含むAlteraの「SoCエンベデッドデザインスイート(EDS)」を用いると、ヘテロジニアス構成のチップ全体のデバッグや可視化が可能になるという。

Copyright © ITmedia, Inc. All Rights Reserved.