ニュース
» 2015年05月12日 16時00分 UPDATE

FPGA:FPGAコンパイルを最大8倍高速化、「Quartus II」に新エンジン

アルテラがFPGA開発環境「Quartus II」の最新版と最新版に対応する階層型データベース生成エンジン「Spectra-Q エンジン」を発表した。導入によってコンパイルを最大8倍高速化するとしている。

[渡邊宏,MONOist]

 米Alteraは2015年5月11日(現地時間)、同社の提供するFPGA/SoC開発環境「Quartus II」の最新版「v 15.0」と新バージョンに対応する階層型データベース生成エンジン「Spectra-Q エンジン」を発表した。v 15.0は既に提供開始されており、Spectra-Q エンジンはアーリーアクセスプログラムに参加することで利用できる。

 このSpectra-Q エンジンはSoC FPGA「Stratix 10 SoC」および「Arria 10 SoC」に向けたもので、最大で8倍というコンパイルの高速化と、最大10分の1というイタレーション数の削減が可能となることから、同社ではプログラマブルデバイスの設計効率向上と市場投入時間の短縮を可能にするとしている。

photo IPを再利用できる階層型フロー

 プログラマブルロジックデバイスにおいては近年、数百万のロジックエレメント(ロジックセル)を実装するものも珍しくなく、複雑化の一途をたどっている。また、開発時間短縮の要望も高く、設計者のバックグランドも多様化している。Spectra-Q エンジンはQuartus IIの中核技術として開発されたもので、 論理合成/配置配線/タイミング解析アルゴリズムを備えており、コンパイルの各ステージで高精度な制御が行え、また、各ステージでの再エントリとインクリメンタルな最適化も行える。

 階層型フローを採用することによって、アップグレードされたIPだけをコンパイルすることもできる他、データベース全体の再コンパイルを行う必要がないため、手戻りを最小限に抑えての開発が行える。コンパイルエンジンそのものも改良されており既存製品に比べて最適化が進んでいる他、多数のコンピュータ/ノードに処理を分散しての高速化にも対応している。開発環境の柔軟さも備えており、HDLに加えてC/C++からIPコアを開発できる「HLS用A++コンパイラ」もサポートしている。

 また、Spectra-Q エンジンをベースに開発されたプラットフォームデザインツール「BluePrint Platform Designer」ではデバイスの適切な位置に物理的デバイスをドラッグ&ドロップで配置が行え、イタレーション数を10分の1に削減するとしている。

photo 「BluePrint」プラットフォーム・デザイナ

Copyright© 2017 ITmedia, Inc. All Rights Reserved.