　追加後はPhoto11の様に結線を行い、再度"Assign Base Address"でアドレスの再配置を行う。次に、NIOS IIのパラメータを表示し、Reset Vectorを"onchip_memory2_0.s1"から"onchip_flash_0.data"に変更する(Photo12)。

Photo12:要するにCPUにリセットが掛かったときどこに飛ぶかの指定で、これで内蔵Flash Memoryに飛ぶことになる

　以上でQSYSの作業は終了で、後は保存してGenerate HDLでHDLを生成してからQuartus IIに戻る。

　Quartus IIではまずメニューの"Assignments"→"Device"でDevice Menuを呼び出し、ここの"Device and Pin Options..."ボタンを押してDevice and Pin Options Menuを表示する（Photo13）。ここのConfigurationの中の"Configuration Mode"を"Single Uncompressed Image(3584Kbit UFM)"に設定し、OKボタンを押す。

Photo13:ここはPhoto10と設定をあわせる形

　これが完了したらQuartus IIに戻ってコンパイルを行うが、完了してもProgrammerはまだ呼び出さない。その前にEclipse側の作業がある。

関連キーワード

アルテラ | FPGA関連 | Eclipse

Eclipseでの作業

「MAX 10 NEEK」に搭載されたDDR3メモリを使う
MAX10搭載開発ボード「MAX 10 NEEK」には各周辺機器が備えられており、その中にはDDR3メモリも含まれる。ソフトコアCPU「Nios II」からの利用も含めて手順を紹介する。
「MAX 10 NEEK」へソフトコアCPUを組み込む
周辺機器の充実したMAX10搭載開発ボード「MAX 10 NEEK」に、ソフトコアCPU「NIOS II」を組み込み、ソフトコアCPUからボード搭載LEDの制御までを紹介する。
周辺機器の充実した「MAX 10 NEEK」で本格的な開発を目指す
FPGA開発において周辺機器（回路）は見落とせない要素の1つ。タッチパネルや各種出入力などを備えた「MAX 10 NEEK」を導入して、本格的な開発を目指す。
FPGAのソフトコアCPUをベンチマークで測定する
FPGA「MAX10」に「NIOS II」と呼ばれるソフトIPコアを導入することで、ソフトコアCPUを構築できる。ではその処理能力はどれほどか。ベンチマークソフトで測定してみよう。
FPGA上でソフトコアCPUを動かす手引き
これまでFPGAの開発基礎としてLチカなどを紹介してきたが、今回はちょっと目先を変えてFPGA上でのCPUコア動作に取り組む。今回も連載で使う「MAX 10 FPGA 評価キット」の読者プレゼントをご用意。