ニュース
» 2017年01月25日 07時00分 UPDATE

オートモーティブワールド 2017:ローエンドのFPGAがドライバー監視や電子ミラーを実現、消費電力4.6Wで深層学習も

ザイリンクスは「オートモーティブワールド2017」において、ローエンドの同社FPGAを使用した高度運転支援システムのデモンストレーションを行った。「高コストなASICの納入を待たなくても、FPGAの1チップで実現できることは多い」(ザイリンクス)ということをアピールした。

[齊藤由希,MONOist]

 ザイリンクスは「オートモーティブワールド2017」(2017年1月18〜20日、東京ビッグサイト)内の「第9回 国際カーエレクトロニクス技術展」において、ローエンドの同社FPGAを使用した高度運転支援システムのデモンストレーションを行った。「高コストなASICの納入を待たなくても、FPGAの1チップで実現できることは多い」(ザイリンクス)ということをアピールした。

ローエンドFPGA、いろいろできる

 28nmプロセスを用いたローエンドのFPGA「Zynq-7000 All Programmable SoC」(Zynq-7020)を使って、ドライバーモニタリングシステム、従来のミラーをカメラとディスプレイで置き換える電子ミラー、サラウンドビュー、データ伝送と電力伝送を同時に行うPoE(Power over Ethernet)を実演した。

 ドライバーモニタリングシステムはFovioと共同で開発したもの。赤外線カメラでドライバーのまぶたの動きや目線、頭部の向きや傾きをリアルタイムに検知する。デモでは、ドライバーが濃い色のサングラスをかけたりマスクを着用したりしても正確に検出。マスクを着用の上、片目を隠しても正確に視線の向きを検知できた。ドライバーの動きを検出するソフトウェアとカメラの両方を1チップで動作できる点が特徴だという。

視線の向きやまぶたの動き、頭部の傾きなどを高精度に検知する(クリックして拡大)

 ザイリンクスは2018年にドライバーモニタリングシステムが各国で義務化されると見込んでおり、FPGAによる低コストなシステムが不可欠だとしている。

 電子ミラーは、サイドミラーとルームミラーを代替することを想定し、フルHDカメラ3つを用いた。明暗が大きい環境向けの白とびや黒つぶれの補正や、夜間の表示向けに物体の輪郭を強調する表示といった画像処理をZynq-7020で行う。「車両のナンバーなどを従来のミラー並みに視認するにはフルHDと60fpsは最低限必要だが、ローエンドのFPGAで処理することができる」(ザイリンクス)。

フルHDカメラによる電子ミラー。ドライブレコーダーも兼ねて撮影した映像を記録している(クリックして拡大)

 電子ミラー用のカメラが撮影した映像をドライブレコーダーに記録、復元するデモも行った。記録媒体は振動に弱いHDDではなく、SSDディスクを選んだ。ただ、映像は圧縮して保存する上に、SSDディスクは高温下での読み込みに課題がある。単純に再生するだけでは画像にノイズが入り、車両のナンバーなど細部までは復元できない。デモでは、シグリードの強化型ECC(誤り検出訂正)を組み合わせて、ドライブレコーダーに記録した映像の信頼性を確保した様子も紹介した。この強化型ECCもZynq-7020に実装できるという。

強化型ECCの有無によって記録した映像の品質が異なる 強化型ECCの有無によって記録した映像の品質が異なる(クリックして拡大)

 PoEのデモでは、Zynq-7020をベースにした複数のカメラモジュールのフュージョンを紹介した。遅延なく同期し、物体検出やゆがみ補正も実現。改ざん対策として、デバイスごとに固有のアドレスの認証も行う。サラウンドビューは、広角カメラの高画質な映像をシームレスに合成し、視点を真上以外にも自由に切り替えられるようにした。

データ伝送と電力伝送を同時に行うPoE(Power over Ethernet)のデモ。複数のカメラのフュージョンを行った(クリックして拡大)
サラウンドビューのデモ。車両の間際にある障害物まで視認できた(クリックして拡大)

歩行者検知は16nmのFPGA、消費電力は4.6W

 前回の国際カーエレクトロニクス技術展でザイリンクスは、16nmプロセスを適用した最新のプログラマブルSoC「Zynq UltraScale+ MPSoC」の動作デモを披露した。今回は、同じ製品でディープラーニング(深層学習)による歩行者検知のデモを行った。

深層学習によって歩行者を検知する(左)。消費電力はデモの状態で4.6W(右)(クリックして拡大)

 歩行者がどこにいるかを検知、追跡するセマンティック セグメンテーションは、MPSoCに搭載されている合計4つのARMプロセッサ、画像表示用のGPU、ネットワークを実装しているプログラムロジック部の消費電力を合算して4.6Wで動作した。

 デモでは使用していないプロセッサをオフにするような最適化は行っておらず、より少ない消費電力でも動作できるという。さらにFPGAブロックの規模が小さい品種では、3W以下にも消費電力を抑えられるとしている。


>>↑↑↑特集ページはコチラから↑↑↑<<

Copyright© 2017 ITmedia, Inc. All Rights Reserved.