処理能力と電力効率が向上した第5世代DSPを発表人工知能ニュース

ケイデンス・デザイン・システムズは、組み込みコンピュータ・ビジョンやAI向けの第5世代DSP「Cadence Tensilica Vision Q6 DSP」を発表した。

» 2018年05月02日 08時00分 公開
[MONOist]

 ケイデンス・デザイン・システムズは2018年4月12日、組み込みコンピュータ・ビジョンやAI向けの第5世代DSP「Cadence Tensilica Vision Q6 DSP」を発表した。

 16nmプロセスで標準周波数は1GHz、ピーク周波数は1.5GHz。従来品の「Vision P6 DSP」と同じフロアプラン面積を維持し、処理能力が1.5倍、電力効率が1.25倍になった。

 パイプラインは13段。マスター/スレーブAXIインタフェースを個別に持ち、システムデータ帯域幅が2倍に増えた。マルチチャンネルDMAにより、メモリ帯域幅の問題を軽減し、タスクスイッチやDMAセットアップ時のレイテンシやオーバーヘッドを削減する。

  DSP命令セットを強化したことで、Optical Flow、Transpose、warpAffineなどのコンピュータ・ビジョンアプリケーションやカーネル、MedianやSobelといった一般的に使用するフィルターの処理サイクルを従来品から最大20%削減できる。従来品との後方互換性もあり、ソフトウェアの移行も可能だ。オプションのVFPU(ベクトル浮動小数点ユニット)は、単精度に加えて半精度(FP16)にも対応する。

Copyright © ITmedia, Inc. All Rights Reserved.