連載
» 2015年07月08日 10時00分 公開

第38回 IBISの新しい傾向前田真一の最新実装技術あれこれ塾(5/5 ページ)

[前田真一,MONOist]
前のページへ 1|2|3|4|5       

5.IBIS Package Modelの問題

 IBISモデルを使った波形解析では、常に解析結果の精度が問題になります。

 特に、高速信号ではIBISモデルでは精度が悪いので、SPICEモデルを使わなくてはいけないのではないかとの質問が出されます。

 これには、ある程度の真実があります。

 SPICEモデルは電子回路そのものなので、どのような周波数の回路にも対応しています(図6)。

図6:SPICE Model

 それに対して、IBISモデルは回路をブラックボックスとして扱い、ブラックボックスからの入出力の特性だけを定義しています(図7)。

図7:ブラックボックス

 これが、IBISモデル定義のI-V特性、V-t特性です(図8)。

図8:I-V特性、V-t特性

 実際のIBISモデルでは、SPICEモデルを使い、SPICEシミュレータで解析してI-V特性、V-t特性を抽出しています。この意味ではIBISモデルもSPICEモデルから作成しているので、精度的には問題ないともいえます。

 しかし、IBISのI-V特性とV-t特性は、回路に接続する負荷や電源条件を決められた条件に設定して特性を解析しています。負荷や電源電圧が特性を抽出した条件と異なる場合は、条件に合わせて特性を手直ししてやる必要があります。このため、IBISモデルでは、特性を抽出した条件を定義したり、V-t特性では、条件を変化させた複数の特性をモデルに記述できるようにしています。しかし、条件に合わせて特性を変更させることはシミュレータに任せています。

 このため、シミュレータによって、同じIBISモデルを使って解析しても、結果が異なることがあります。SPICEモデルでは回路を直接モデル化しているので、負荷や電源の条件が変化しても、負荷回路など、外部の回路を変化させれば、変化に応じた解析がそのまま実行されそれに応じた結果がそのまま出力されます(図9)。

図9:SPICE回路の負荷接続

 これが「IBISモデルの精度が悪い」といわれる原因の1つです。IBISモデルの精度が問題となるもう1つの原因がPackageモデルと呼ばれる部分の定義の問題です。

 IBISモデルはICのドライバ、レシーバのモデルです。

 ICチップ内のドライバ、レジーバ・モデルは「IOモデル」と呼ばれ、これまでに出てきたI-V特性、V-t特性で定義されます。この他にCMOS素子では、ドライバ、レシーバがもっている小さな浮遊容量が波形に大きな影響を及ぼすので、C_compと呼ばれる定義で、規定されています(図10)。

図10:C_ comp

 ICチップのドライバ、レジーバが直接基板に接続されているわけではなく、基板の部品パッドの間にはパッケージの配線が存在します(図11)。

図11:チップと基板の間の接続

 このパッケージ配線の特性定義は「Packageモデル」と呼ばれ、IBISモデルはIOモデルとPackageモデルの2つのモデル定義から成り立っています(図12)。

図12:I/OモデルとPackageモデル

 IBIS SummitでのKen Willis氏のプレゼン(参考文献2)にもありますが、最初にIBISモデル規格を考えた時は信号速度は33MHzで、パッケージ内配線もリードフレーム(図13)など、短く単純なものが多い時代でした。

図13:リードフレーム

 信号速度に比べ、パッケージ内配線は短く、伝送線路ではなくR、L、Cの集中定数回路として考えるべきでした。

 そのため、IBISモデルのPackageモデルの基本定義はR、L、Cが1つずつ(1段)の定義になっています(図14)。

図14:R、L、C、1段定義(IBIS Version 6 Specification)

 信号の高速化とパッケージ内配線の複雑化にしたがい、パッケージ内配線の特性も伝送線路として解析する必要があるようになりました。また、その後クローズアップされてきた PI(Power Integrity)解析のためにPackage内の電源・グランド配線情報も必要となってきました。

 このため、IBIS規格の次のバージョンではPackageモデルの定義を改善しようということで、今回のIBIS Summitでは各社からPackageモデル改善案の提案が多くなったのです。

引用・参考資料

  • 1)An Advanced Behavioral Buffer Model with Over-Clocking Solution、Yingxin Sun、Joy Li、Joshua Luo、Cadence Design Systems、2014、IBIS Summit - DesignCon
  • 2)RANTINGS OF AN IBIS MINIMALIST、Ken Willis、Cadence Design Systems、2014、IBIS Summit - DesignCon

筆者紹介

photo
photo

前田 真一(マエダ シンイチ)

KEI Systems、日本サーキット。日米で、高速システムの開発/解析コンサルティングを手掛ける。

近著:「現場の即戦力シリーズ 見てわかる高速回路のノイズ解析」(技術評論社)


前のページへ 1|2|3|4|5       

Copyright © ITmedia, Inc. All Rights Reserved.