連載
» 2016年01月26日 09時00分 公開

MAX 10 FPGAで学ぶFPGA開発入門(6):FPGA上でソフトコアCPUを動かす手引き (2/7)

[大原 雄介,MONOist]

Nios IIの組み込み

 さて、それでは実際にNios IIの組み込みである。これを行うのはQsysというユーティリティーなので「Tools」メニューから起動する(Photo08)。

 Qsysが起動すると、まずは設定ファイルの指定になる(Photo09)。ここで指定するものだが、先にTemplateからProjectを生成した際にnios_setup.qsysというファイルが生成されているのでこれを指定すると、しばらく処理を行った後、最終的にこんな情報を示して(Photo10)Qsysが立ち上がる(Photo11)。

Photo08:スタートメニューからも呼び出せる Photo08:スタートメニューからも呼び出せる
Photo09:ここで取り消しを押して真っ更な状態から構築もできるが、面倒なので既存の設定を読み込む Photo09:ここで取り消しを押して真っ更な状態から構築もできるが、面倒なので既存の設定を読み込む
Photo10:もともとのQsysのファイルは全てQuartus 14.1ベースで生成されたようで、必要なIPが全て15.0にUpdateされた事がここで示される Photo10:もともとのQsysのファイルは全てQuartus 14.1ベースで生成されたようで、必要なIPが全て15.0にUpdateされた事がここで示される
Photo11:この画面で、IPの形で提供される回路ブロックを追加/削除したり、構成を変更したりといった事も可能 Photo11:この画面で、IPの形で提供される回路ブロックを追加/削除したり、構成を変更したりといった事も可能

 この画面を注意深く見てもらうと分かるが、一番上がクロックモジュール、次がNios IIのコア、その下がオンチップのSRAM、という具合にモジュールが並び、さらにモジュール間でどの信号がどこに接続されるかがここで指定される。

 他にもアドレスマップや割り込みなども全部ここで設定されので、いろいろ設定を変えてみてもいいのだが、今のところは特に変更をせずに、右下の「Generate HD」ボタンを押すと、こんな確認が出る(Photo12)ので「Generate」を押す。しばらく処理が行われた後に、最終的にこんなダイアログが出てくる(Photo13)はずだ。これで、先に行方不明だったnios_setup.qipファイルが生成された事になる。

Photo12:確認ダイアログ Photo12:確認ダイアログ
Photo13:今回はシミュレーションモデルは生成していないので、実際には.sipの方は作成されていない Photo13:今回はシミュレーションモデルは生成していないので、実際には.sipの方は作成されていない

Photo14:削除はファイル一覧からできるが、追加が出来ないあたりがちょっと使いにくさを感じる Photo14:削除はファイル一覧からできるが、追加が出来ないあたりがちょっと使いにくさを感じる

 これでQsysの設定は完了。再びQuartus IIに戻る。

Copyright © ITmedia, Inc. All Rights Reserved.