周辺機器の充実した「MAX 10 NEEK」で本格的な開発を目指す：MAX 10 FPGAで学ぶFPGA開発入門（8）（6/6 ページ）

List 2:
//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================
 
module NEEK_LED(
 
	//////////// CLOCK //////////
	input 		          		ADC_CLK_10,
	input 		          		MAX10_CLK1_50,
	input 		          		MAX10_CLK2_50,
	input 		          		MAX10_CLK3_50,
 
	//////////// LEDR //////////
	output		     [9:0]		LEDR,
 
	//////////// HEX //////////
	output		     [6:0]		HEX0,
	output		     [6:0]		HEX1,
 
	//////////// PS2 //////////
	inout 		          		PS2_CLK,
	inout 		          		PS2_CLK2,
	inout 		          		PS2_DAT,
	inout 		          		PS2_DAT2
);
 
 
 
//=======================================================
//  REG/WIRE declarations
//=======================================================
 
	reg[22:0] div_cntr;
	reg[3:0] dec_cntr;
	reg[9:0] disp_cntr;
 
 
//=======================================================
//  Structural coding
//=======================================================
	initial begin
		div_cntr = 0;
		dec_cntr = 0;
		disp_cntr = 0;
		end
		
	
	always@(posedge MAX10_CLK1_50) begin
		div_cntr <= div_cntr + 1;
		if (div_cntr == 5000000) begin
			dec_cntr <= dec_cntr + 1;
			disp_cntr<= 1<<dec_cntr;
			if (dec_cntr == 10) begin
				dec_cntr <= 0;
				disp_cntr <= 0;
			end
		end	
	end
	
	assign LEDR = disp_cntr;
 
 
endmodule