連載
» 2016年05月19日 07時00分 公開

「MAX 10 NEEK」に搭載されたDDR3メモリを使うMAX 10 FPGAで学ぶFPGA開発入門(10)(3/6 ページ)

[大原 雄介,MONOist]

 以下Photo08〜Photo13が、そのDDR3 I/Fまわりのパラメータとなる。今回はこれをいじる必要はないが、自分でDDR3を利用して何かやりたい、という場合にはこれに準じる形でパラメータの設定を行う事になる。また今回、デフォルトではCPUコアはNios II/fとなっている(Photo14)。これはTerasicがNios II/fのライセンスを保有しており、これを利用して開発を行った為だろう。これについては後でちょっといじって遊ぶが、取りあえずはこのままで行くことにしたい。

photo08 Photo08:Speed Gradeは6(DDR3/LPDDR2)固定。速度は今回300MHzとなっている
photo09 Photo09:ここはメモリチップにあわせての設定となる。ちなみにTotal Interface Widthが24bitなのは、16bit接続と8bit接続が混在しているから
photo10 Photo10:Memory Timingは、データシートのTyp値に準じる形で入力

photo11 Photo11:こちらはメモリというよりはボードの設計にあわせる
photo12 Photo12:Memory Controllerの設定。バースト長4というのは、DDR3というよりはメモリコントローラ側の設定
photo13 Photo13:ここはデフォルトのままで

photo14 Photo14:コアはNios II/fだが、オプションは最小限

関連キーワード

DDR3 | アルテラ | FPGA関連 | Eclipse


Copyright © ITmedia, Inc. All Rights Reserved.