連載
» 2016年05月19日 07時00分 公開

「MAX 10 NEEK」に搭載されたDDR3メモリを使うMAX 10 FPGAで学ぶFPGA開発入門(10)(6/6 ページ)

[大原 雄介,MONOist]
前のページへ 1|2|3|4|5|6       

 2つのProjectの両方とも「Clean Project」を指定してクリアにした後で、ddr3_nios_bspのプロジェクトを右クリック、“ Nios II ”→“ Generate BSP”を指定してBSPの再構築を行う(Photo24)。

photo24 Photo24:これが必要ない場合もある。Importした場合、BSPをビルドしようとすると"BSPを作り直せ"と怒られるので、これをやっておくと無難

 これが済んだらまずddr3_nios_bspをビルドし、次にddr3_niosをビルドする。完成するとWarningが1つ出るが、これは無問題(Photo25)。Run Configurationで設定を行ったら実行する。問題なければこんな具合に実行が始まる(Photo26)。問題が無ければ、WriteとRead/Verifyが21秒で完了するはずだ。

photo25 Photo25:Warningの内容は、alt_dcacche_flash_all()の型指定が無いというもの
photo26 Photo26:一番右のNIOS II Consoleに、Photo03と同じような表示が出てくるはずだ

 さて、ここまではサンプルにある「ddr3_test」そのままである。これをNiosII/eに切り替えるとどの位遅くなるか、をちょっと試してみた。

 手順は簡単で、QSYSのプロパティ画面(先のPhoto14だ)でNios II/eに切り替え、QSYSでGenerate HDL → Quartus IIでコンパイル → Programmerで書き込み(今度は_time_limitedの付かないddr3_nios.sofを指定する) → EclipseでBSPの生成 → プロジェクト再構築 → 実行、という流れである。

 結果はご覧の通り(Photo27)で、60秒とNios II/fに比べて3倍近い時間がかかっている。次回はこのあたりをもう少し試してみたい。

photo27 Photo27:Nios II/eに切り替えると目に見えて遅くなる

関連キーワード

DDR3 | アルテラ | FPGA関連 | Eclipse


前のページへ 1|2|3|4|5|6       

Copyright © ITmedia, Inc. All Rights Reserved.