「MAX 10 NEEK」でストップウォッチを開発し、内蔵メモリから起動するMAX 10 FPGAで学ぶFPGA開発入門(11)(2/10 ページ)

» 2016年06月14日 14時00分 公開
[大原 雄介MONOist]

ポートの名前

 ちなみに追加した4つのPIOポートの名前だが、これはMAX 10 NEEKのSystem Builderの生成するソース(NEEK_LED3.v)がList 1の様になっている事を踏まえ、これと名前をあわせた形だ。また、4つのPIOについては、いずれもそれぞれの名前でExportを行っておく("Double-click to export"と書かれている部分をダブルクリックすると名前+"_pio"でExportされる指定となる)。Photo04で言えば、"ledr_pio"、"hex0_pio"、"hex1_pio"、"key_pio"がこれにあたる。

List 1:
 
//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================
 
module NEEK_LED3(
 
	//////////// CLOCK //////////
	input 		          		ADC_CLK_10,
	input 		          		MAX10_CLK1_50,
	input 		          		MAX10_CLK2_50,
	input 		          		MAX10_CLK3_50,
 
	//////////// KEY //////////
	input 		          		FPGA_RESET_n,
	input 		     [4:0]		KEY,
 
	//////////// LEDR //////////
	output		     [9:0]		LEDR,
 
	//////////// HEX //////////
	output		     [6:0]		HEX0,
	output		     [6:0]		HEX1,
 
	//////////// PS2 //////////
	inout 		          		PS2_CLK,
	inout 		          		PS2_CLK2,
	inout 		          		PS2_DAT,
	inout 		          		PS2_DAT2
);
 
 
 
//=======================================================
//  REG/WIRE declarations
//=======================================================
 
 
 
 
//=======================================================
//  Structural coding
//=======================================================
 
 
 
endmodule
List1

 ここまで完了したら名前(今回は"NEEK_LED3_QSYS"とした)を付けて保存後に、Generate HDLでHDLを生成する(Photo05)。

photo Photo05:無事に生成

関連キーワード

アルテラ | FPGA関連 | Eclipse


Copyright © ITmedia, Inc. All Rights Reserved.