ET & IoT Technology 2018 特集
ニュース
» 2018年11月19日 10時00分 公開

組み込み開発ニュース:Armの半導体IPがタダで使える!? 「DesignStart」プログラムが拡充 (2/2)

[朴尚洙,MONOist]
前のページへ 1|2       

ザイリンクス製FPGAで「Cortex-M1/M3」の無償利用が可能に

 2018年10月から可能になったザイリンクス製FPGAでのCortex-M1とCortex-M3の無償利用については、ハードウェア設計についてはザイリンクスの開発環境「Vivado」上でドラッグ&ドロップするだけで可能である。ソフトウェア設計についても、Armの開発環境「KEIL」が対応しており、IAR Systemsも対応予定となっている。また、ハードウェアIPとしてArmのプロセッサコアを組み込んでいる「Zynq」に適用すれば、用途に応じてさまざまなプロセッサコアを搭載したSoCを設計できるようになるという。

ザイリンクス製FPGAにおける利用プロセス「Zynq」への適用 「DesignStart」のザイリンクス製FPGAにおける「Cortex-M1」と「Cortex-M3」の利用プロセス(左)。「Zynq」に適用すれば、用途に応じてさまざまなプロセッサコアを搭載したSoCを設計できる(右)(クリックで拡大) 出典:Arm

 なお、インテルなど他社製FPGAへの対応については「今回はザイリンクスからの話があったので先行して実現できた。今後は他社製FPGAでも可能性はある」(バー氏)としている。

 同じく2018年10月から利用できるCortex-A5は、DesigStartではLinuxに対応する初のプロセッサコアIPとなる。「Cortex-Aシリーズ」は他にもあるが「シングルボードコンピュータからリッチなIoTノード、医療機器、スマートホーム、ウェアら物端末に至るまで既に20億個を出荷している実績がある。そして多くのファウンドリの経験が高く、180〜7nmプロセスまで幅広い半導体製造プロセスに対応している。これらの理由からCortex-A5を選定した」(バー氏)という。

 なお、Cortex-A5の性能は「Cortex-A7」の80%、「Cortex-A9」の70%程度だが、消費電力効率はCortex-A9の1.7倍に達する。4コアまでのマルチコア構成に対応するとともに、オープンソースソフトウェアの「Arm-NN」と組み合わせれば機械学習フレームワークのニューラルネットワークを実装することも可能だ。

「Cortex-A5」の特徴ニューラルネットワークを実装可能 「Cortex-A5」の特徴(左)。機械学習フレームワークのニューラルネットワークを実装することも可能だ(右)(クリックで拡大) 出典:Arm

 DesignStartにおけるCortex-A5の利用料は、IPへのアクセスが7万5000米ドル(1年間のデザインサポート付き)、テープアウトが5万米ドルとなる(IC量産後のロイヤリティーは別)。ICの設計が完了した後のテープアウトにコストの比重を多めに配分しており「これによってユーザーはリスク低減が可能になる」(バー氏)としている。

「DesignStart」における「Cortex-A5」の利用料 「DesignStart」における「Cortex-A5」の利用料(クリックで拡大) 出典:Arm

 なお、今回のCortex-A5の追加は、DesignStartベースで組み込みLinuxに対応するカスタムICを設計できるようにするところに狙いがある。バー氏は「組み込み機器の開発はLinuxもしくはAndroidに移行しつつあり、Armはその力を引き出せる。ぜひ多くの方に利用してもらいたい」と述べている。

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.