ニュース
» 2019年11月20日 08時30分 公開

組み込み開発ニュース:中国が躍進する半導体国際学会「ISSCC 2020」、採択状況と注目論文を紹介 (3/3)

[松本貴志,MONOist]
前のページへ 1|2|3       

機械学習領域の注目論文を紹介

 記者会見では、ISSCC 2020で発表される注目論文が紹介された。12の技術分科会の内、本稿では機械学習の注目論文を抜粋して紹介する。

 機械学習の技術分科会では、投稿論文数が25件で採択論文数は7件。その内6件がアジアからの発表となるが、残り1件も中国Alibabaに勤める著者が投稿した。よって、同分野はほぼアジア勢が席巻している状況だ。データセンターやモバイル端末での応用に向いた「High Performance Machine Learning」と、極低電力環境での応用を目指す「Low Power Machine Learning」の2セッションに分かれている。

機械学習の技術分科会における論文採択状況(クリックで拡大) 出典:ISSCC ITPC Far East Regional Subcommittee

 High Performance Machine Learningの注目論文は3件紹介された。MediaTekが発表する「A 3.4 to 13.3TOPS/W, 3.6TOPS Dual Core Deep Learning Accelerator for Versatile AI Applications in 7nm 5G Smartphone SoC」(セッション7.1)では、データ再利用、重みの圧縮、非対称量子化などにより大幅な効率化を実現したことを報告した。Samsung ElectronicsがISSCC 2019で発表したスマートフォン向け推論コアと比較して、2.78倍のエネルギー効率と3.41倍の面積効率を実現したとする。

MediaTekが発表する注目論文(クリックで拡大) 出典:ISSCC ITPC Far East Regional Subcommittee

 Alibabaが発表する「A 12nm Programming Convolution Efficient Neural Processing Unit(NPU)Chip Hitting 825 TOPS」(セッション7.2)では、現時点で最高の推論性能を持つとされるデータセンター向けCNN(畳み込みニューラルネットワーク)推論アクセラレーターチップを紹介する。1秒あたり約7万8600枚の画像を推論することが可能で、ResNet-50では遅延を0.1ミリ秒まで抑えることができる。既存の最高性能チップ(イスラエルHabana製Goyaチップ)と比較して、2〜5倍程度の性能を発揮するという。

Alibabaが発表する注目論文(クリックで拡大) 出典:ISSCC ITPC Far East Regional Subcommittee

 東京工業大学などが発表する「STATICA: A 512 spin 0.25M Weight full digital annealing processor with a near memory all spin updates at once architecture for combinatorial optimization with complete spin spin interactions」(セッション7.3)では、512要素、25万結合の完全結合型組み合わせ問題に向けた世界初の65nmプロセス解探索チップを紹介する。

 同論文では、新たに全並列型アニーリング方式としてストカスティックセルラーオートマタ(SCA)を提案。ニアメモリ型LSIアーキテクチャ(STATICA)により、既存の完全結合型解探索システムから処理性能と電力効率で優位に立ったと報告している。

東京工業大学などが発表する注目論文(クリックで拡大) 出典:ISSCC ITPC Far East Regional Subcommittee

 Low Power Machine Learningでは、中国の東南大学が発表する「A 510nW, 0.41V low memory, low computation keyword spotting chip using serial FFT based MFCC and binarized depthwise separable convolutional neural network in 28nm CMOS」(セッション14.1)が注目論文となっている。

 同論文では、510nWで動作するキーワードスポッティングチップを報告している。演算量やメモリ容量、電力を削減するため、電力効率の良い逐次型FFTベースのMFCC(Mel-Frequency Cepstrum Coefficients)回路を実装したことや、2値化ニューラルネットワークの採用、28nm CMOS回路をしきい値付近で動作させたとしている。

中国の東南大学が発表する注目論文(クリックで拡大) 出典:ISSCC ITPC Far East Regional Subcommittee
前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.