特集
» 2021年07月30日 10時00分 公開

インテルが半導体プロセスノードを再定義、2024年にはオングストローム世代へモノづくり最前線レポート(1/5 ページ)

インテル日本法人が、米国本社が2021年7月26日(現地時間)にオンライン配信したWebキャスト「Intel Accelerated」で発表した先端半導体製造プロセスやパッケージング技術について説明した。

[朴尚洙,MONOist]

 インテル日本法人は2021年7月27日、オンラインで会見を開き、米国本社が同年7月26日(現地時間)にオンライン配信したWebキャスト「Intel Accelerated」で発表した先端半導体製造プロセスやパッケージング技術について説明した。

 インテルは2021年3月、同年2月に新CEOに就任したパット・ゲルシンガー(Pat Gelsinger)氏がWebキャスト「Intel Unleashed: Engineering the Future」において、同社がこれまで堅持してきたIDM(Integrated Device Manufacturer:垂直統合型デバイスメーカー)のビジネスモデルを大きく進化させる「IDM 2.0」のビジョンを発表している。今回のIntel Acceleratedは、IDM 2.0を推進する上で重要な役割を果たす、先端の半導体製造プロセスやパッケージング技術の詳細について説明するものだ。

「Intel Accelerated」に登壇したインテル CEOのパット・ゲルシンガー氏 「Intel Accelerated」に登壇したインテル CEOのパット・ゲルシンガー氏(クリックで拡大) 出典:インテル

半導体のリーンディングプロバイダーを目指すインテル

 インテル日本法人で、Intel Acceleratedについて解説したのは執行役員常務 技術本部本部長の土岐英秋氏だ。半導体メーカーとしてのインテルの強みは、最先端の半導体製造プロセスをウエハーを処理する前工程からパッケージングを行う後工程までを自社工場で完結して展開できる「internal factory network」であることは広く知られている。IDM 2.0では、半導体を自社生産するだけでなく、外部ファウンドリーを活用した委託生産を行うとともに、インテルの自社工場を用いたファウンドリーサービスを社外に提供する「Intel Foundry Services(IFS)」も立ち上げることを決めた。土岐氏は「IDM 2.0は、半導体をより広く世界中で使っていただくことを主眼としたビジョンであり、そのためにインテルは半導体のリーンディングプロバイダーとなることを目指している」と語る。

「IDM 2.0」に向けてインテルは半導体のリーンディングプロバイダーとなることを目指している 「IDM 2.0」に向けてインテルは半導体のリーンディングプロバイダーとなることを目指している(クリックで拡大) 出典:インテル

 また、IFSを立ち上げるためにはさらなる生産能力が必要になる。そこで、新たな工場への投資も発表しており、米国アリゾナ州の前工程工場に200億米ドル(約2兆1900億円)、ニューメキシコ州の後工程工場に35億米ドル(約3800億円)を投資する方針を示している。「IDM 2.0では、半導体製造プロセスだけでなく、半導体を適切に活用するためのプラットフォームや、ファームウェアなどを開発するためのソフトウェアも包含している。これらを全てカバーできるのは、世界で唯一インテルだけだろう」(土岐氏)。

工場への投資全てをカバー ファウンドリーサービスの立ち上げに向けて工場への投資を発表(左)。半導体製造プロセスだけでなく、プラットフォームやソフトウェアもカバーできるのは「世界で唯一インテルだけだ」という(右)(クリックで拡大) 出典:インテル

一貫性のないプロセスノード、「世代」はどこを示しているのか

 今回のIntel Acceleratedで焦点が当てられたのは、半導体微細化の世代を示すトランジスタのプロセスノードについてだ。インテルはこれまでも、半導体業界の中でプロセスノードの表記に一貫性がないことを問題視してきた。土岐氏は「プロセスノードは『世代』で呼ばれているが、近年はその『世代』がどこを示しているのかが分かりにくい状況にある」と説明する。

 実際に、インテルで32nm世代まで採用されてきたプレーナー型のトランジスタ構造であれば、ゲート長(Gate Length)のサイズがプロセスノードの数字に相当するということができた。「半導体は、微細化によって集積度が上がって、トランジスタ1つ1つのスイッチング速度も向上し、消費電力も低減できる。プレーナー型のトランジスタは、構造がシンプルなので、微細化の世代をゲート長に代表される数字によって把握することができた」(土岐氏)。

トランジスタの構造が異なる 32nm世代まで採用されてきたプレーナー型トランジスタと、22nm世代以降で採用している「FinFET」のトランジスタは構造が異なる(クリックで拡大) 出典:インテル

 しかし、22nm世代から採用が始まった新たなトランジスタ構造である「FinFET」では、プレーナー型トランジスタのゲート長に当たる箇所がどこなのかが分かりにくくなる。土岐氏は「それでも、名目上のプロセスノードは半導体の集積度が2倍になるよう70%掛けの小さい数字で示されることは変わらない一方で、この数字と実際のトランジスタのサイズの間にズレが発生するようになっていた」と述べる。

       1|2|3|4|5 次のページへ

Copyright © ITmedia, Inc. All Rights Reserved.